Automatic Synthesis of Regular Architectures Optimized at the Bit Level Florent

This paper presents methods based on the formalism of aane recurrence equations for the synthesis of bit-level regular architectures from word-level (integer or real) algorithms. Because of bit-level dependency analysis, the arrays have optimal eeciency. We present two possible design ows leading to architectures based either on bit-parallel or bit-serial operators. The rst one is fully automated. Synth ese automatique d'architectures r eguli eres optimis ees au niveau bit R esum e : Ce papier pr esente des m ethodes bas ees sur le formalisme des equations r ecur-rentes aanes pour la synth ese d'architectures r eguli eres au niveau bit, a partir de sp ecii-cations algorithmiques au niveau mot (entier ou r eel). Gr^ ace a l'analyse de d ependance au niveau bit, les r eseaux obtenus ont une eecacit e optimale. Nous pr esentons ici deux ots de conceptions dii erents utilisant soit des op erateurs bit-parall ele, soit des op erateurs bits erie. La premi ere approche est enti erement automatique.